А Б В Г Д Е Ж З И К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Э Ю Я
0-9 A B C D I F G H IJ K L M N O P Q R S TU V WX Y Z #


Чтение книги "Оптимизация BIOS. Полный справочник по всем параметрам BIOS и их настройкам" (страница 37)

   SDRAM Cycle Length (Длительность цикла SDRAM)

   Обычные опции: 2, 3 (память SDR) или 1.5, 2, 2.5, 3 (память DDR)
   При запросе от любой команды чтения строка памяти активируется с помощью RAS. Чтобы считать данные из ячейки памяти, соответствующий столбец активируется с помощью CAS.
   Используя сигналы CAS, из одной активной строки можно считать несколько ячеек. Однако при считывании данных из другой строки активная строка должна быть деактивирована. Эта задержка называется ожидание CAS.
   Задержка модуля памяти отражается в соответствующих спецификациях. Для JEDEC это первая цифра в последовательности из четырех цифр. Например, если ваш модуль памяти имеет спецификацию 2-3-4-7, задержка CAS для него будет равна 2 циклам.
   Эта функция BIOS управляет задержкой (в циклах) между сигналом CAS и моментом, когда данные станут доступны в ячейке памяти. Кроме того, данная опция определяет количество циклов, которое требуется для завершения первой части операции. Другими словами, чем меньше время ожидания CAS, тем быстрее выполняется чтение и запись в память.
   Так как активация столбца происходит при каждом считывании данных из новой ячейки памяти, ожидание CAS серьезно влияет на производительность памяти, особенно при использовании модулей SDR SDRAM. При работе с модулями DDR SDRAM эффект не так значителен.
   Помните, что некоторые модули памяти могут неправильно работать с низким временем ожидания и терять данные. Мы советуем вам уменьшить настройку данной функции до 2 или 2.5 циклов, чтобы улучшить производительность памяти. Если система начнет работать нестабильно, увеличьте значение опции.
   Интересно: если вы увеличите время ожидания CAS, это позволит модулю памяти работать с более высокой скоростью. Поэтому вы можете увеличить время ожидания CAS, если достигли предела при разгонке модулей SDRAM.
   Это следует делать, в первую очередь, с модулями памяти DDR SDRAM, так как ожидание CAS не очень сильно влияет на производительность такой памяти (по сравнению с модулями памяти SDR). Нельзя недооценивать повышенную способность к разгонке при использовании более продолжительного времени ожидания CAS. Если вы хотите разогнать модули памяти DDR SDRAM, подумайте о том, чтобы увеличить время ожидания CAS. Полученное преимущество окупает небольшую потерю производительности.

   SDRAM Cycle Time Tras/Trc (Tras/Trc для времени цикла SDRAM)

   Обычные опции: 5/6, 6/8.
   Эта функция BIOS определяет параметры tRAS и tRC для модуля памяти SDRAM.
   tRAS обозначает Row Active Time (Время активации строки) для SDRAM, то есть период, в течение которого строка остается открытой для передачи данных.
   tRC обозначает Row Cycle Time (Время цикла строки) для SDRAM, то есть минимальное количество циклов, которое требуется строке памяти, чтобы пройти полный цикл от активации строки до ее обновления в активную строку.
   Установка по умолчанию (6/8) является более стабильной и медленной, чем 5/6. При выборе значения 5/6 циклы проходят быстрее, но строка может оставаться открытой недостаточно долго, чтобы операция успела завершиться. Это может привести к потере данных и повреждению ячеек памяти. Особенно часто данный эффект проявляется при работе на частоте, которая превышает 100 МГц.
   Чтобы улучшить производительность памяти, выберите значение 5/6. Если ваша система будет работать нестабильно, измените настройку на 6/8. Также вы можете использовать значение 6/8, если пытаетесь разогнать модули памяти, поскольку увеличенная задержка позволит им работать на более высокой частоте.

   SDRAM ECC Setting (Настройка SDRAM ECC)

   Обычные опции: Disabled, Check Only, Correct Errors, Correct+Scrub.
   Эта функция BIOS является усовершенствованным аналогом функции DRAM Data Integrity Mode. Она поставляется с новыми материнскими платами и определяет не только настройку ECC для контроллера памяти.
   Данная опция управляет функцией исправления ошибок для контроллера памяти, включая корректировку памяти. Существуют пять режимов ECC, четыре из которых используются в этой опции:
   • Disabled;
   • Check Only;
   • Correct Errors;
   • Correct+Scrub.
   Режим Disabled отключает опцию ECC для контроллера памяти. Выберите данную опцию, если вы не пользуетесь модулями памяти ECC. Если вы используете модули ECC, данный режим обеспечит наилучшую производительность (правда, он никак не улучшает интеграцию данных).
   Режим Check Only (Только проверять) позволяет контроллеру памяти искать ошибки. Контроллер памяти сможет находить (но не исправлять) ошибки одного и двух битов. Данный режим обеспечивает минимальную потерю производительности, но никак не улучшает интеграцию данных.
   Режим Correct Errors (Исправлять ошибки) позволяет контроллеру памяти находить ошибки одного и двух битов, а также исправлять ошибки одного бита. Данный режим существенно снижает производительность системы. Преимущество состоит в том, что он улучшает интеграцию данных, а также исправляет ошибки одного бита. Ошибки двух битов не исправляются.
   Режим Correct+Scrub (Исправлять и записывать) позволяет контроллеру памяти находить ошибки одного и двух битов, исправлять ошибки одного бита, а также записывать в память новое, исправленное значение! Этот режим обеспечивает самую высокую интеграцию данных. Однако потеря производительности в данном режиме еще выше.
   Следует отметить, что режим Check Only не имеет практического применения, так как он лишь выполняет проверку на наличие ошибок и показывает отчеты. Пользователи модулей памяти ECC должны обратить внимание на режимы Correct Errors и Correct+Scrub, так как они улучшают интеграцию данных путем исправления ошибок одного бита. Если вы работаете с обычными модулями памяти, выберите опцию Disabled.
   За дополнительной информацией по функции ECC обратитесь к описанию опции DRAM Data Integrity Mode.

   SDRAM Idle Limit (Ограничение циклов простоя для SDRAM)

   Обычные опции: Disabled, 0 Cycle, 8 Cycles, 12 Cycles, 16 Cycles, 24 Cycles, 32 Cycles, 48 Cycles.
   Контроллер памяти позволяет страницам памяти оставаться открытыми. Если цикл процессора на SDRAM попадает в открытые страницы, он может быть выполнен без задержки. Это позволяет улучшить производительность процессора.
   Но страницы не могут оставаться открытыми постоянно. Их необходимо закрывать и обновлять. Если страница закрывается в тот момент, когда контроллер памяти пытается считать из нее информацию, то операция чтения задерживается вплоть до повторной активации страницы. Это очень важно, так как теряются циклы процессора.
   Эта функция BIOS задает количество циклов простоя, которое допускается до того, как контроллер памяти заставляет ожидающие страницы закрыться и обновиться.
   В основе данной опции лежит концепция временной локализации (temporal locality). В соответствии с ней, чем дольше открытая страница простаивает, тем меньше вероятность того, что она снова понадобится до обновления. Поэтому лучше временно закрыть и обновить страницу, чтобы быстро открыть ее впоследствии, если в этом возникнет необходимость.
   Вы можете настроить эту функцию на любое количество циклов от 0 Cycles до 48 Cycles. Указав значение, вы определяете, сколько циклов таймера открытые страницы могут простаивать, прежде чем они будут закрыты и обновлены. Вам также доступна опция Disabled.
   Если вы выберите значение 0 Cycle (0 циклов), то контроллер памяти будет мгновенно обновлять открытые страницы при наличии цикла простоя.
   Если вы выберите значение Disabled, то контроллер памяти не будет обновлять открытые страницы. Открытые страницы остаются активным до тех пор, пока не наступит время их обновления.
   Большинство производителей по умолчанию используют значение 8 Cycles (8 циклов), что позволяет контроллеру памяти обновлять открытые страницы после восьми циклов простоя. Благодаря этому запрос команды чтения или записи, обращенный к данным страницам, может быть выполнен мгновенно.
   Тем не менее, возможности этой функции ограничены настройкой цикла обновления в BIOS. Это значит, что при необходимости открытая страница будет обновлена независимо от того, достигло ли количество пустых циклов отметки, заданной опцией SDRAM Idle Lim it, или нет. Поэтому функция SDRAM Idle Limit может применяться только для того, чтобы вынудить обновление банка SDRAM до завершения цикла обновления, но не для задержки данного цикла.
   Уменьшение количества циклов до 0 Cycles заставляет контроллер памяти закрывать все открытые страницы после того, как запросы перестают отправляться на контроллер памяти. То есть открытые страницы обновляются сразу после прекращения запросов. Теоретически, это может привести к повышению эффективности памяти, так как обновление открытых страниц маскируется во время пустых циклов. Но все запросы, поступающие после этого, должны ждать обновления страницы.
   Так как обновления происходят нечасто (примерно один раз в 64 миллисекунды), их воздействие на производительность памяти можно считать минимальным. Преимущество маскировки обновлений во время пустых циклов невелико, особенно если учесть то, что современные системы памяти используют для маскировки обновлений обмен данными между банками.
   При установке 0 Cycles запросы данных тоже могут задерживаться, так как один пустой цикл заставляет контроллер памяти закрыть все открытые страницы! На обычных компьютерах операции чтения из памяти пользуются принципом пространственной локализации (spatial locality), который указывает на то, что при считывании одного бита данных велика вероятность считывания и следующего бита. Поэтому закрытие открытых страниц с помощью функции SDRAM Idle Limit ведет к снижению производительности.
   С другой стороны, ограничение в 0 или 8 пустых циклов гарантирует более частое обновление содержимого памяти, что позволяет избежать потери данных, вызванной неполным обновлением ячеек памяти. Если вы заставите контроллер памяти чаще обновлять открытые страницы, это позволит удерживать страницы открытыми достаточно долго, чтобы добиться завершения операции.
   При работе на обычном компьютере рекомендуем выбирать опцию Disabled, чтобы максимально задерживать обновление страниц. Это позволяет уменьшить количество обновлений и увеличивает пропускную способность памяти.
   Для приложений, которые выполняют множество произвольных запросов (например, для серверов), рекомендуем выбирать опцию 0 Cycle, так как последующие запросы, скорее всего, будут выполняться другими страницами. Если открытые страницы будут закрываться для обновления, это подготовит их для следующего запроса. Увеличенное количество обновлений вполне компенсируется повышенной интеграцией данных.
   Также вы можете увеличить значение функции Refresh Interval или Refresh Mode, чтобы повысить пропускную способность и поддерживать интеграцию данных в ячейках памяти. Так как очень большие интервалы обновления (например, 64 или 128 m sec) могут привести к потере данных в ячейках, настройка параметра SDRAM Idle Limit на 0 Cycle или 8 Cycles позволяет ячейкам памяти чаще обновляться. Причем высока вероятность того, что подобные обновления будут происходить во время пустых циклов. В результате, как кажется, нам удается решить сразу две задачи, – увеличить время активации банка при высокой загрузке контроллера памяти и сделать обновления более частыми при простое контроллера памяти.
   Однако в действительности этот способ не является предпочтительным, так как он зависит от возможности памяти к созданию пустых циклов для активации обновлений. Если ваша системная память подвергается большой нагрузке, у нее может не быть пустого цикла, который позволил бы активировать обновление. Это способно привести к потере данных в ячейках памяти.
   При работе на обычном компьютере рекомендуем правильно настроить интервал обновления и выбрать опцию Disabled. Это позволит увеличить пропускную способность памяти путем максимальной задержки обновлений, а также сохранить интеграцию данных в ходе регулярных циклов обновления.
   Для серверов рекомендуем правильно настроить интервал обновления и выбрать опцию 0 Cycle. Благодаря этому все открытые страницы будут обновляться при наличии пустого цикла.
Чтение онлайн



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 [37] 38 39 40 41 42 43 44 45 46 47 48

Навигация по сайту
Реклама


Читательские рекомендации

Информация